Astro는 대부분 0.18/0.13um VDSM Design Methodology를 Timing Driven Layout Flow로지원하고 있습니다. 또한 VDSM Design에서의 정확한 Timing Extraction을 위해 CAP TLU Model 및 AWE Model을 사용하고 있으며, Apollo-Saturn에서 더욱 발전된 STA Engine을
이용한 Timing Fix Flow로 더욱 그 기능이 향상되었습니다. 또한 VDSM Design에서 문제가 되는 Crosstalk을 해결할 수 있는 Astro-Xtalk Engine을 내장하여 Noise Analysis를 수행 Chip Implementation TAT를 줄이고 있습니다.

저희 AlphaChips는 2003년 안에 아래와 같은 ASTRO Flow를 적용할 예정입니다.